

<b>Série d'exercices n° 2</b> <b>Chapitre 1: Circuits combinatoires</b>	Module	Architecture des ordinateurs	
	Filière	MI	1 <sup>ère</sup> Année S2

**Exercice 1 :** Réaliser un multiplexeurs à 4 entrées.

**Exercice 2 :** Réaliser le demi-additionneur à l'aide d'un minimum de multiplexeurs à 4 entrées.

**Exercice 3 :** Réaliser l'additionneur complet à l'aide d'un minimum de multiplexeurs à 8 entrées.

**Exercice 4 :** Réalisation d'un additionneur complet avec des décodeurs binaire 3=8

**Exercice 5 :** Soit une information binaire sur 5 bits (i4i3i2i1i0). Donner le circuit qui permet de calculer le nombre de 1 dans l'information en entrée en utilisant uniquement des additionneurs complets sur 1 bit ?

Exemple : Si on a en entrée l'information (i4i3i2i1i0) = (10110) alors en sortie on obtient la valeur 3 en binaire (011) puisque il existe 3 bits qui sont à 1 dans l'information en entrée.

**Exercice 6:** Effectuer à l'aide d'un minimum d'additionneurs de 2 nombres de 4 bits et d'un minimum de portes logiques, la multiplication de deux nombres positifs de 4 bits.


### Exercices supplémentaires

**Exercice 7 :**

Construire un circuit logique capable de comparer deux nombres de 3 bits chacun:  $A_0A_1A_2$  et  $B_0B_1B_2$ . En sortie, on voudrait avoir : 1 si  $A_0A_1A_2 = B_0B_1B_2$ , sinon 0.

**Exercice 8 :**

En utilisant uniquement de additionneurs complets faire le schéma du circuit " C " de la figure suivante, qui permet de déterminer le nombre  $(S_2 S_1 S_0)_2$  de bits à " 1 " de l'information  $(I_5 \dots I_0)$  en entrée.



**Exercice 9 :**

Réaliser le circuit logique DS, qui permet de soustraire deux bits (demi-soustracteur).

Réaliser le circuit logique SC, qui permet de soustraire deux bits, avec retenue (soustracteur complet)

- réaliser les deux circuits avec des portes logiques.
- réaliser les deux circuits à l'aide des multiplexeurs.
- réaliser les deux circuits avec des décodeurs.

**Exercice 10 :**

Soit la fonction,  $f(a,b,c,d) = 1$  si  $(abcd)_2$  comporte un nombre pair de « 0 » et représentant un chiffre décimal,  $f(a,b,c,d) = 0$  si  $(abcd)_2$  comporte un nombre impair de « 0 » et représentant un chiffre décimal. Réaliser cette fonction à l'aide

- d'un multiplexeur de 16 vers 1,
- d'un multiplexeur de 8 vers 1 et d'un minimum de portes,
- de multiplexeurs de 4 vers 1 et sans portes logiques.

**Série d'exercices n° 2****Chapitre 1: Circuits combinatoires**

Module

Architecture des ordinateurs

Filière

MI

1<sup>ère</sup> Année S2

**Exercice 1 :** Réaliser un multiplexeurs à 4 entrées.

**Exercice 2 :** Réaliser le demi-additionneur à l'aide d'un minimum de multiplexeurs à 4 entrées.

**Exercice 3 :** Réaliser l'additionneur complet à l'aide d'un minimum de multiplexeurs à 8 entrées.

**Exercice 4 :** Réalisation d'un additionneur complet avec des décodeurs binaire 3=8

**Exercice 5 :** Soit une information binaire sur 5 bits (i<sub>4</sub>i<sub>3</sub>i<sub>2</sub>i<sub>1</sub>i<sub>0</sub>). Donner le circuit qui permet de calculer le nombre de 1 dans l'information en entrée en utilisant uniquement des additionneurs complets sur 1 bit ?

Exemple : Si on a en entrée l'information (i<sub>4</sub>i<sub>3</sub>i<sub>2</sub>i<sub>1</sub>i<sub>0</sub>) = (10110) alors en sortie on obtient la valeur 3 en binaire (011) puisque il existe 3 bits qui sont à 1 dans l'information en entrée.

**Exercice 6:** Effectuer à l'aide d'un minimum d'additionneurs de 2 nombres de 4 bits et d'un minimum de portes logiques, la multiplication de deux nombres positifs de 4 bits.


**Exercices supplémentaires**

**Exercice 7 :**

Construire un circuit logique capable de comparer deux nombres de 3 bits chacun: A<sub>0</sub>A<sub>1</sub>A<sub>2</sub> et B<sub>0</sub>B<sub>1</sub>B<sub>2</sub>. En sortie, on voudrait avoir : 1 si A<sub>0</sub>A<sub>1</sub>A<sub>2</sub> = B<sub>0</sub>B<sub>1</sub>B<sub>2</sub>, sinon 0.

**Exercice 8 :**

En utilisant uniquement de additionneurs complets faire le schéma du circuit " C " de la figure suivante, qui permet de déterminer le nombre (S<sub>2</sub> S<sub>1</sub> S<sub>0</sub>)<sub>2</sub> de bits à " 1 " de l'information (I<sub>5</sub>.....I<sub>0</sub>) en entrée.



**Exercice 9 :**

Réaliser le circuit logique DS, qui permet de soustraire deux bits (demi-soustracteur).

Réaliser le circuit logique SC, qui permet de soustraire deux bits, avec retenue (soustracteur complet)

- réaliser les deux circuits avec des portes logiques.
- réaliser les deux circuits à l'aide des multiplexeurs.
- réaliser les deux circuits avec des décodeurs.

**Exercice 10 :**

Soit la fonction,  $f(a,b,c,d) = 1$  si (abcd)<sub>2</sub> comporte un nombre pair de « 0 » et représentant un chiffre décimal,  $f(a,b,c,d) = 0$  si (abcd)<sub>2</sub> comporte un nombre impair de « 0 » et représentant un chiffre décimal. Réaliser cette fonction à l'aide

- d'un multiplexeur de 16 vers 1,
- d'un multiplexeur de 8 vers 1 et d'un minimum de portes,
- de multiplexeurs de 4 vers 1 et sans portes logiques.