

TP N°02

## Introduction au Quartus II &amp; à la carte DE2 - PARTIE 02


Dans ce TP, nous allons utiliser la *méthode de conception* par capture schématique, dans laquelle l'utilisateur dessine un diagramme graphique du circuit.

Le logiciel de conception est Altera Quartus II.

La carte de développement est Altera DE2.

Le TP présente les étapes suivantes :

- Création d'un nouveau projet Quartus II.
- Création d'un modèle " **Block Diagram/Schematic File** ".
- Apprendre à insérer les symboles logiques.
- Compilation du circuit conçu.
- Simulation du circuit.



### I. Créer un nouveau projet

Dans cette étape, suivez les mêmes instructions énoncés dans le TPN°01.

### II. Créer un modèle " **Block Diagram/Schematic File** "


Sélectionnez **File** -> **New** ensuite sélectionnez **Block Diagram /Schematic File** et cliquez **OK**. Cela ouvre la fenêtre de l'éditeur de blocs.

### III. Insérer les symboles logiques

Dans cette étape, vous allez apprendre à concevoir un circuit logique. Le circuit est représenté dans la [Fig.2](#). Voyons voir comment le concevoir !!

1. Pour ajouter les symboles logiques dans l'espace de l'éditeur (cf. [Fig.1](#)):

Cliquez sur le signe "**Symbol Tool**" (vous allez le reconnaître par une **porte and**) et entrez le nom du symbole pour la première porte logique (une porte AND) en tapant **and2** puis appuyez sur **OK**.



**Fig 1.** Interface: Block Diagram/Schematic File.

2. Répétez l'opération pour les portes restantes (**or2**, **not**, **nand2** et **nor2**).
3. Répétez l'opération pour les connecteurs d'entrée et sortie (**input** et **output**).
4. Ensuite, connectez les symboles en traçant des lignes entre eux.

Utilisez le bouton gauche pour tracer une ligne de la fin de chaque souche de broche au début de l'entrée de porte logique correspondante. Si vous faites une erreur, mettez la ligne en *surbrillance* et appuyez sur la touche **Delete**.

5. Maintenant, Il vous reste seulement à affecter les noms aux **symboles d'entrées et de sorties**, pour que le circuit soit plus lisible et facile à repéré les connecteurs.

- Double-cliquez sur le connecteur en haut à gauche (connecteur **input**), une fenêtre **Pin Properties** s'affiche, tapez **A** dans la case **Pin name[s]**.
- Répétez cette procédure pour les connecteurs restants (B, F1, F2, F3, F4, F5).

Le résultat final devrait ressembler à la **Fig 2**.




Fig 2. Circuit logique.

6. Enregistrez votre travail: depuis le menu: **File --> Save** (Enregistrez votre fichier à chaque modification).

7. Choisissez dans le menu: **Processing -> Start compilation**. Après la fin de compilation, vous devriez avoir ce message:

Full Compilation was Successuf (do not care about the warnings)

8. Fermez la fenêtre **Compilation Report - Flow Summary**.

#### IV. Simuler le circuit conçu

La simulation permet de voir si les sorties du circuit répondent comme prévu à un ensemble de combinaisons d'entrées. Il existe deux principaux types de simulation:

- ✚ fonctionnelle (Functional) et
- ✚ temporisation (Timing).

Avant de pouvoir simuler le circuit, vous devez créer un fichier de forme d'onde (waveform) dans lequel vous spécifierez les vecteurs de test d'entrée pour votre projet.

1. Sélectionnez **File --> New** et sous **Verification/Debugging Files** sélectionnez **Vector Waveform File** et cliquez sur **OK**.

L'éditeur de formes d'onde s'ouvre. Enregistrez le fichier sous le même nom que le circuit dans la **Fig 2**.

2. Définissez la simulation souhaitée de 0 à 200ns, en sélectionnant **Edit --> End time**.

3. Choisissez **View --> Fit in window** (avec une taille de grille définie sur 50ns; **Edit --> Grid Size**)

4. Pour inclure les nœuds d'entrées et de sorties, cliquez sur **Edit --> Insert --> Insert Node or Bus**. Appuyez sur **Node Finder**.

5. Dans le Node Finder, définissez le filtre sur **Pins: all**. Cliquez sur **List** pour rechercher les nœuds d'entrées et de sorties.

6. Cliquez sur **A** puis cliquez sur la flèche **>** pour l'ajouter dans **Selected Nodes**. Faites la même chose pour les autres signaux. Cliquez sur **OK**. **OK**.

7. Tracez les 4 combinaisons possibles pour les entrées **A** et **B**, voir la **Fig. 3**.

8. Sélectionnez l'entrée **A**. Click droit et allez sur **Value** => **clock**. Saisissez la valeur de **Period** à 25 ns, et vous faite la même chose avec l'entrée **B**, par contre la valeur de **Period** à 50 ns.

Le résultat final devrait ressembler à la **Fig 3**.




Fig. 3. Les vecteurs de test.