

## SERIE 01

### (Organisation & Fonctionnement des Mémoires)

#### **Avant Propos :**

Une mémoire est un dispositif d'enregistrement, de conservation et de restitution de l'information. On distingue deux classes de mémoire à semi-conducteur :

- Les mémoires VIVES.
- Les mémoires MORTES.

Cette série aborde la structure et l'organisation d'une mémoire, son fonctionnement, l'adressage, les méthodes de construction des blocs mémoires et le problème de décodage d'adresse dans un système à microprocesseur.

#### **EXERCICE 01**

Si le registre d'adresse d'une mémoire comporte 32 bits, calculer :

1. Le nombre de mots adressables si 1 mot = 1 byte.
2. La plus haute adresse possible pour ces mots de 1 byte.
3. Le nombre de mots adressables si 1 mot = 32 bits.
4. La plus haute adresse possible pour ces mots de 32 bits.

#### **EXERCICE 02**

On considère une machine avec la configuration suivante :

- ✓ Mémoire centrale de taille 1Moctets.
- ✓ Mot mémoire de taille 2 octets.
- ✓ Bus d'adresse (ou registre adresse) de taille 20 bits.

1. Calculer la taille minimale du bus d'adresse qui permet d'accéder à cette mémoire.
2. Déterminer la plage d'adressage de cette mémoire (adresse minimale et adresse maximale).
3. Cette mémoire est constituée de deux blocs séparés (2 puces différentes).
  - ✓ Le premier est une DRAM de taille 512Koctets adressable à partir de l'adresse  $(00000)_{16}$  et le deuxième est une SRAM de taille 512Koctets adressable à partir de l'adresse  $(60000)_{16}$ .
  - a). Déterminer les deux plages d'adressage respectivement de la DRAM et la SRAM.
  - b). Quelle est la taille maximale que peut avoir la mémoire centrale sur cette machine.
  - c). Justifier pourquoi la mémoire centrale de cet ordinateur est extensible.
  - d). Déterminer la taille de la mémoire d'extension.
  - e). Justifier pourquoi la mémoire d'extension doit être organisée en au moins deux blocs mémoires (c.a.d deux puces différentes).

#### **EXERCICE 03**

- Combien de bits d'information peuvent être transmis *simultanément* sur une ligne électrique ?
- Comment peut-on transmettre simultanément 4 bits ?
- Soit un bus de données de 8 bits :
  - Quel est le plus petit nombre binaire que l'on peut y représenter ?
  - Et le plus grand ?
  - Donnez ces nombres en base 2, 10 et 16.

- Soit un bus d'adresse de 2 bits :
  - Combien d'adresses différentes peut-on y représenter ?
  - Même question pour 20 bits.
- Quel est l'espace adressable par un processeur 16 bits à 32 bits d'adresse ?
- Combien de pattes " adresse " y-a-t-il sur un module de mémoire de 1 Mo (mots de 8 bits) ?

### EXERCICE 04


On considère une mémoire EPROM type 27C256 de 32 Ko.

1. Déterminer le nombre de bits du bus d'adresse et du bus de données de cette mémoire.
2. Donner son schéma fonctionnel.
3. Calculer le nombre de zones et l'adresse de début et de fin des zones accessibles dans les cas suivants :
  - $A_{14} = 0$ .
  - $A_{13} = 1$ .
  - $A_{13} = 0 ; A_{11} = 0$ .

### EXERCICE 05

On suppose qu'on dispose d'une puce mémoire RAM 64Kx8.

- ✓ Combien cette puce comporte-t-elle de fils d'adresse ?
- ✓ Combien cette puce comporte-t-elle de fils de données ?
- ✓ Combien cette puce comporte-t-elle de fils de commandes ?
- ✓ A quoi sert le montage suivant :



- ✓ Comment construire une mémoire 64Kx16 à partir de RAM 64Kx8 ?

### EXERCICE 06

On souhaite constituer un bloc mémoire de 10Ko à partir de blocs élémentaires de 4Ko et 2Ko. Donner les équations de sélection des différents circuits mémoires dans les cas suivants :

1. Le bloc global commence en 0000H.
2. Le bloc global commence en 0800H.

## EXERCICE 07

On souhaite insérer, dans un système à microprocesseur ayant un bus d'adresse  $A_{15} - A_0$  et un bus de données  $D_{15} - D_0$  et les signaux  $\overline{WR}$  pour l'écriture et  $\overline{RD}$  pour la lecture, les circuits mémoires suivants :

- Une mémoire morte de 16Ko implantée à partir de 2000H.
- Une mémoire morte de 8Ko implantée à partir de 8000H.
- Une mémoire morte de 4Ko implantée juste après celle de 8Ko.

Donner les équations de sélection des ces mémoires.

## EXERCICE 08


On considère un système à base d'un microprocesseur comprenant les divers éléments suivants :



- Un microprocesseur 8 bits ;
- Une mémoire ROM ;
- Une mémoire RAM ;
- Un Convertisseur Analogique – Numérique (CAN) permettant de convertir plusieurs tensions analogiques.

### Questions :

- Calculer la capacité de la mémoire RAM en octets et en kbits.
- Calculer la capacité de la mémoire ROM en ko et en kbits.
- Comment se nome le bus  $D[0..7]$  ?
- Comment se nome le bus  $A[0..7]$  ?
- Que signifie le terme  $\overline{CS}$  ? Sur quel état logique cette entrée est-elle valide ?
- Cocher la bonne réponse : Lorsque le signal  $\overline{CS}$  de la RAM et de la ROM est à l'état logique « 1 »...
  - Les sorties de la RAM et de la ROM sont à « 1 » ou à « 0 » suivant les valeurs contenues dans les mémoires.
  - Les sorties du circuit intégré sont en haute impédance « Hiz ».
- Cocher la bonne réponse : Dans le cas où les signaux  $\overline{CS}$  de la RAM et de la ROM sont à l'état bas en même temps...
  - Il n'y a pas de conflit sur le bus de données.
  - Il y a un conflit car les signaux  $D_0$  à  $D_7$  de ces deux composants sont présents sur le bus de données.
- Si on veut lire les données de la RAM, quels circuits doit-on désactiver afin d'éviter un conflit sur le bus de données ?
- Si on veut lire les données de la ROM, quels circuits doit-on désactiver afin d'éviter un conflit sur le bus de données ?
- Si on veut lire les données du CAN, quels circuits doit-on désactiver afin d'éviter un conflit sur le bus de données ?
- Expliquer succinctement le rôle du décodage d'adresses dans un tel système. Donner un exemple. Discuter...



Responsables de la matière :

**Dr. A. SOUKKOU**

